| MODELO P/N | SERIE | NÚMERO DE LABORATORIOS/CLBS | GRADO DE VELOCIDAD | NÚMERO DE ELEMENTOS LÓGICOS / CELDAS | TOTAL BITS RAM | NÚMERO DE E/S | TENSIÓN - ALIMENTACIÓN | TIPO DE MONTAJE | TEMPERATURA DE FUNCIONAMIENTO | PAQUETE / ESTUCHE | PAQUETE DEL DISPOSITIVO DEL PROVEEDOR |
|---|---|---|---|---|---|---|---|---|---|---|---|
| ADSP-TS201SABP-050 | ADSP-TS201S (TigerSHARC-R) | 0,00 | 500,00 | N/A | 2400000 (≈3 MB) | 0 | VDD_CORE 1,05 V; VDD_IO 2,5 V; VDD_DRAM ≈1,5 V | Montaje en superficie (BGA) | -40 °C a +85 °C | BGA de 576 bolas | 576-BGA-ED (BP-576) |
ADSP-TS201SABP-050
Fabricante: Dispositivos analógicos
Células lógicas: бк
Rebanadas lógicas: бк
RAM integrada (eRAM): 24 Mbits de SRAM integrada en el chip
Paquete: SABP
Temperatura de funcionamiento: De -40 °C a +85 °C
Especificaciones
Definición del número de pieza
El ADSP-TS201S es un procesador de señales digitales de alto rendimiento con arquitectura TigerSHARC y capacidad de punto flotante, diseñado para el procesamiento intensivo de señales en tiempo real y la construcción de matrices multiprocesadoras.
Explicación del código:
AB representa la especificación de rango de temperatura industrial; BP se refiere a un paquete BGA de 576 bolas con rendimiento térmico mejorado y un tamaño de 25 mm × 25 mm; el sufijo -050 indica que la frecuencia nominal de funcionamiento del núcleo es de 500 MHz. Esta pieza está encapsulada en estaño-plomo sin tratamiento libre de plomo, se entrega en bandejas antiestáticas para el ensamblaje SMT automatizado, y la serie de productos ha sido descontinuada oficialmente.
Parámetros básicos de rendimiento eléctrico
Capacidad básica en informática
Adopta una arquitectura estática superscalar VLIW con dos unidades aritméticas, en la que dos módulos de cálculo independientes funcionan en paralelo con un modo de ejecución SIMD. Cada unidad integra una unidad aritmética y lógica, un multiplicador y un desplazador dedicados, junto con dos generadores de direcciones para optimizar el direccionamiento circular y el direccionamiento con inversión de bits necesarios para los algoritmos de FFT.
Los tipos de datos compatibles incluyen valores de punto fijo de 8, 16, 32 y 64 bits, números de punto flotante de precisión simple de 32 bits y números de punto flotante de precisión extendida de 40 bits.
Con una velocidad de reloj inferior a 500 MHz, el ciclo de instrucción es de 2 nanosegundos, la capacidad máxima de cálculo en coma flotante alcanza los 3 GFLOPS y puede realizar rápidamente operaciones complejas de FFT para aplicaciones de procesamiento de señales de radar y acústicas.
Memoria integrada en el chip
La memoria integrada total en el chip es de 24 Mbit, dividida en varios bancos de memoria independientes que pueden asignarse arbitrariamente al espacio de programa y al espacio del búfer de datos. Los amplios buses internos proporcionan un ancho de banda de acceso ultraalto para evitar la congestión de datos durante la ejecución continua de algoritmos. No hay memoria flash integrada; los programas de aplicación deben cargarse desde la memoria externa después de encender el dispositivo.
Interfaces periféricas integradas
Cuatro puertos de enlace de alta velocidad permiten la interconexión directa entre varios chips DSP sin necesidad de chips lógicos adicionales, lo cual resulta conveniente para construir grandes matrices de procesamiento paralelo.
14 canales DMA independientes se encargan de la transmisión de datos en segundo plano entre la memoria interna, la SDRAM externa y los puertos entre chips sin consumir recursos computacionales del núcleo.
El controlador SDRAM integrado permite la expansión de almacenamiento externo de gran capacidad, cuenta con dos temporizadores programables, pines de indicador de uso general y una interfaz de host para la comunicación con la MCU de control principal. Se reserva un puerto JTAG estándar IEEE 1149.1 para la descarga de programas y la depuración en línea.
Requisitos de alimentación eléctrica
Tensión de funcionamiento nominal: 1,2 V
Tensión de alimentación de la interfaz de E/S: 2,5 V
Especificaciones de empaque y ensamblaje
Paquete BGA térmico mejorado de 576 bolas con un contorno de 25 mm × 25 mm. La gran almohadilla térmica de la parte inferior mejora la disipación del calor durante el funcionamiento prolongado a plena carga y aumenta la estabilidad de la conexión a tierra para los circuitos digitales de alta velocidad.
El nivel de sensibilidad a la humedad es MSL3; todos los trabajos de soldadura por reflujo deben completarse en un plazo de 168 horas una vez abierto el empaque al vacío. Para la producción industrial en lotes se utiliza un empaque en bandejas antiestáticas.
Normas ambientales y de cumplimiento
Rango de temperatura de funcionamiento estable y continuo: -40 °C a +85 °C; apto para dispositivos aéreos, sistemas de radar terrestres, equipos de imágenes médicas y dispositivos acústicos submarinos en condiciones complejas de temperatura e interferencias electromagnéticas.
Esta versión cuenta con un encapsulado tradicional de estaño y plomo y no cumple con las normas RoHS sobre productos libres de plomo; el modelo alternativo libre de plomo correspondiente es el ADSP-TS201SABPZ-050.
Campos de aplicación típicos
Sistemas de procesamiento de señales de radar, formación de haces y seguimiento de objetivos en movimiento
Unidades de cálculo de datos en tiempo real para imágenes médicas de resonancia magnética, tomografía computarizada y ultrasonido
Equipo de adquisición, filtrado y análisis espectral de señales de sonar submarino
Módulos de procesamiento de demodulación en banda base y ecualización de canal para equipos de comunicación
Sistemas integrados de procesamiento de datos de teledetección aeroespacial
Analizadores de espectro de alta gama, generadores de señales vectoriales e instrumentos profesionales de prueba electrónica







